会议论文《集成电路中的片内时延测量技术》发表于第十三届全国容错计算学术会议。该文探讨了在集成电路中实现片内时延精确测量的技术方法，旨在提高系统可靠性与性能。研究提出了一种高效的时延检测机制，能够实时监控芯片内部信号传输延迟，为故障诊断和容错设计提供支持。文章对相关技术进行了实验验证，并分析了其在复杂系统中的应用潜力。
文档为pdf格式，0.41MB，总共6页。
举报
