基于改进的布斯算法FPGA嵌入式1818乘法器 - 2009四川省电子学会半导体与集成技术专委会学术年会.pdf

会议论文《基于改进的布斯算法FPGA嵌入式1818乘法器》探讨了在FPGA平台上实现高效乘法器的设计方法。文章针对传统布斯算法进行改进，优化了乘法运算的效率与资源利用率，适用于嵌入式系统。该研究为高性能计算和数字信号处理提供了有力支持，具有重要的应用价值。

文档为pdf格式，0.36MB，总共4页。

基于改进的布斯算法FPGA嵌入式1818乘法器 - 2009四川省电子学会半导体与集成技术专委会学术年会.pdf

文件大小:

368.64 KB

高速下载