会议论文《基于改进的布斯算法FPGA嵌入式1818乘法器》探讨了在FPGA平台上实现高效乘法器的设计方法。该文针对传统布斯算法进行改进，优化了乘法运算的效率与资源利用率。通过嵌入式系统实现18位乘法运算，提升了计算速度和精度，适用于高性能计算与数字信号处理领域。文章为FPGA在复杂运算中的应用提供了有价值的参考。
文档为pdf格式，0.1MB，总共2页。
举报
