本文介绍了适用于65nm至40nm工艺迁移的低抖动锁相环设计。通过优化环路滤波器和压控振荡器结构，提升了电路在不同工艺节点下的性能稳定性。该锁相环在宽频率范围内表现出较低的相位抖动，满足高性能集成电路的需求。研究为先进制程下的时钟同步提供了有效解决方案。
文档为pdf格式，0.77MB，总共6页。
举报
