会议论文《一种支持subcacheline结构的三维cache模拟器的设计》介绍了针对现代处理器中subcacheline缓存机制的三维缓存模拟器设计。该模拟器能够更精确地模拟缓存行为，提升性能分析的准确性。文章提出了一种高效的模拟架构，支持对缓存行内部分数据的独立访问与管理，为微处理器设计提供了有力工具。
文档为pdf格式，1.15MB，总共5页。
举报
