会议论文《基于加法进位链的时间数字转换电路设计》发表于第十三届计算机工程与工艺会议(NCCET09’)，探讨了利用加法进位链技术实现时间数字转换的电路设计方法。该文提出了一种高效、低延迟的转换结构，适用于高精度时间测量系统。通过优化进位链的逻辑结构，提升了转换速度和稳定性，为实时数据处理提供了可靠的技术支持。
文档为pdf格式，0.2MB，总共4页。
举报
