本文提出一种通过改进wrapper链结构来提高高速IP核测试覆盖率的方法。该方法优化了传统测试架构，增强了对复杂电路的覆盖能力。通过引入更灵活的测试模式和增强的信号控制机制，有效提升了测试效率和故障检测率。研究结果表明，该方法在多个高速IP核测试案例中取得了显著效果，为提升芯片测试质量提供了新思路。
文档为pdf格式，1.67MB，总共5页。
举报
