会议论文《一种基于FPGA的NoC硬件测试平台的设计》提出了一种利用FPGA实现网络-on-chip（NoC）硬件测试的方案。该设计通过可编程逻辑实现NoC节点的仿真与测试，提高了测试效率和灵活性。文章详细介绍了系统架构、测试方法及其实现过程，为NoC系统的可靠性研究提供了有效工具。
文档为pdf格式，0.54MB，总共4页。
举报
