会议论文《VCPPS_一种面向并行Verilog模拟的代码分割器》提出了一种用于并行Verilog模拟的代码分割方法。该方法通过分析电路结构和时序特性，将设计模块合理分割，以提高模拟效率。研究在2009年全国高性能计算学术年会上发表，对提升大规模数字系统仿真性能具有重要意义。
文档为pdf格式，0.6MB，总共5页。
举报
