会议论文《一种高速、高精度全差分采样保持电路的ASIC设计》发表于第十五届全国核电子学与核探测技术学术年会。该文提出了一种高性能的全差分采样保持电路设计方案，旨在提升信号采集的速度与精度。通过优化电路结构和设计方法，实现了高速响应和低失真性能，适用于高要求的核电子学应用领域。
文档为pdf格式，0.58MB，总共7页。
举报
