|
论文《FPGA中存储器模块内建自测试配置数最小化技术》探讨了如何减少FPGA中存储器模块内建自测试（BIST）所需的配置数据量。通过优化测试模式生成和配置策略，该研究提高了测试效率，降低了测试时间与资源消耗。文章针对测控系统中的FPGA应用，提出了一种有效的配置数最小化方法，对提升系统可靠性与测试性能具有重要意义。 文档为pdf格式，0.63MB，总共7页。
- 文件大小:
- 645.12 KB
- 下载次数:
- 60
- FPGA中存储器模块内建自测试配置数最小化技术 - 第七届仪表、自动化与先进集成技术大会暨第六届测控技术与 ...
-
高速下载
| 
