会议论文《一种用于串行RapidIO规范的并行CRC电路设计》发表于第十四届计算机工程与工艺会议(NCCET10)。该文提出了一种针对串行RapidIO协议的并行CRC校验电路设计方案，旨在提高数据传输的可靠性与效率。通过优化CRC计算结构，该设计有效降低了延迟，提升了系统性能，适用于高速通信场景。
文档为pdf格式，0.33MB，总共4页。
举报
