基于FPGA的YOLOv5s网络高效卷积加速器设计

文档名：基于FPGA的YOLOv5s网络高效卷积加速器设计
摘要：为提升在资源受限情况下的嵌入式平台上卷积神经网络(ConvolutionalNeuralNetwork,CNN)目标识别的资源利用率和能效,提出了一种适用于YOLOv5s目标识别网络的现场可编程门阵列(FieldProgrammableGateArray,FPGA)共享计算单元的并行卷积加速结构,该结构通过共享3×3卷积和1×1卷积的计算单元提高了加速器硬件资源利用率.此外,还利用卷积层BN(BatchNormalization)层融合、模型量化、循环分块以及双缓冲等策略,提高系统计算效率并减少硬件资源开销.实验结果表明,加速器在200MHz的工作频率下,实现的卷积计算峰值性能可达97.7GOPS(GigaOperationsperSecond),其YOLOv5s网络的平均计算性可达78.34GOPS,与其他FPGA加速器方案相比在DSP效率、能耗比以及整体性能等方面具有一定的提升.

作者：刘谦   王林林   周文勃 Author：LIUQian   WANGLinlin   ZHOUWenbo
作者单位：中国科学院国家空间科学中心,北京100190;中国科学院大学计算机科学与技术学院,北京100049中国科学院国家空间科学中心,北京100190
刊名：电讯技术
Journal：TelecommunicationEngineering
年，卷(期)：2024, 64(3)
分类号：TP391
关键词：卷积神经网络(CNN)  目标识别  YOLOv5s  并行卷积加速结构  
Keywords：convolutionalneuralnetwork(CNN)  targetdetection  YOLOv5s  parallelconvolutionaccelerationstructure  
机标分类号：TP335+.3TP273.5F426.23
在线出版日期：2024年4月16日
基金项目：国家重点研发计划基于FPGA的YOLOv5s网络高效卷积加速器设计[
期刊论文]  电讯技术--2024, 64(3)刘谦  王林林  周文勃为提升在资源受限情况下的嵌入式平台上卷积神经网络(ConvolutionalNeuralNetwork,CNN)目标识别的资源利用率和能效,提出了一种适用于YOLOv5s目标识别网络的现场可编程门阵列(FieldProgrammableGateArray,FPGA)共享...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文

        基于FPGA的YOLOv5s网络高效卷积加速器设计  Design of a YOLOv5s Network Efficient Convolution Accelerator Powered by FPGA

基于FPGA的YOLOv5s网络高效卷积加速器设计.pdf

2024-12-14 12:47 上传 基于FPGA的YOLOv5s网络高效卷积加速器设计.pdf

文件大小:

1.97 MB

下载次数:

60

高速下载