文档名：面向自主芯片频率扫描实速测试的扫描链分析
摘要：随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素.在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析.本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量.针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8ps左右.通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法.
Abstract：Withthecontinuousadvancementofchiptechnologyandtheincreasingfrequencyofchipdesign,delayfaultshavebecomeanimportantfactorleadingtothefailureofhigh-speedchips.Inthepost-siliconvalidationstage,duetothelackofamethodformeasuringtheglobalpathdelayofchips,thetraditionalmethodofconstructingdelaymeasurementcircuitscanonlyobtainthedelayvariationofspecificcriticalpaths,andcomprehensivepathdelayanalysiscannotbeconductedwhenthechipfails.Thispaperproposesafrequencysweepingat-speedtestingmethodbasedonscanchainstomeasurethedelayofalargenumberoftimingpathsinsidethechipandobtainthetimingmargin.Addressingtheissuesoflongtestvectorgenerationtimeandrelianceonspecializedtestingequipment,frequencysweepingat-speedtestingwassuccessfullyimplementedonaself-developedhardwareplatformthroughthegenerationofmulti-frequencytestvectorsandanimproveddataverificationalgorithm.Themeasurementerrorofthechip'spathdelayisaround8ps.Experimentalverificationondifferentchipsatdifferenttemperaturesconfirmedtheeffectivenessofthismethodincharacterizingpathdelay,providingafastandeffectivemethodforfutureresearchonenvironmentaladaptabilityanalysisandlifetimepredictionofhigh-speedchipsthroughdelayparameters.
作者：张锦 刘政辉 扈啸 胡春媚 Author：ZhangJin LiuZhenghui HuXiao HuChunmei
作者单位：长沙理工大学计算机与通信工程学院长沙410076国防科技大学计算机学院长沙410073;先进微处理器芯片与系统重点实验室长沙410073
刊名：电子测量与仪器学报 ISTICPKU
Journal：JournalofElectronicMeasurementandInstrumentation
年，卷(期)：2024, 38(3)
分类号：TN407TN47
关键词：实速测试 扫描链 芯片测试 测试向量 路径延时
Keywords：at-speedtest scanchain chiptest testvector pathdelay
机标分类号：TN94TN402TP317.1
在线出版日期：2024年7月8日
基金项目：全军共用信息系统装备预研项目，国防科技重点实验室基金项目面向自主芯片频率扫描实速测试的扫描链分析[
期刊论文] 电子测量与仪器学报--2024, 38(3)张锦 刘政辉 扈啸 胡春媚随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素.在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
面向自主芯片频率扫描实速测试的扫描链分析 Scan chain analysis for at-speed test of frequency scanning of autonomous chip
面向自主芯片频率扫描实速测试的扫描链分析.pdf
- 文件大小:
- 10.89 MB
- 下载次数:
- 60
-
高速下载
|
