文档名：可重构阵列处理器上HEVC流水线并行化设计与实现
摘要：为了解决新一代高效视频编码(HEVC)标准中计算复杂度大幅增加导致的编码速度降低问题和专用硬件实现编码器灵活性差的问题,提出了一种基于可重构阵列处理器的HEVC流水线并行化实现方法.该方法将编码块的处理过程划分为不同的流水线等级,根据算法特性设计流水线并行映射方案,并基于可重构阵列处理器的握手机制设计流水线调度方式,使得同一时刻各流水级并行处理不同的编码块,从而加速视频图像的编码过程.实验结果表明:该方案与非流水线实现相比,编码时间减少了约66％;与在现场可编程门阵列(FPGA)上通过模式决策并行化实现加速的方案相比,编码时间减少了18％;与HEVC官方测试模型HM16.8相比,平均PSNR值增加了0.0219dB.
作者：赵静 蒋林 朱筠 谢晓燕 杨坤 崔馨月 Author：ZHAOJing JIANGLin ZHUYun XIEXiaoyan YANGKun CUIXinyue
作者单位：西安邮电大学电子工程学院,陕西西安710121西安科技大学安全科学与工程学院,陕西西安710600西安邮电大学计算机学院,陕西西安710121
刊名：传感器与微系统 ISTICPKU
Journal：TransducerandMicrosystemTechnologies
年，卷(期)：2023, 42(10)
分类号：TP302
关键词：高效视频编码 流水线 阵列处理器 并行化 可重构
Keywords：highefficiencyvideocoding(HEVC) pipeline arrayprocessor parallelization reconfigurable
机标分类号：TP301.6TN919.81TP274
在线出版日期：2023年11月6日
基金项目：国家自然科学基金，国家自然科学基金，国家自然科学基金，国家自然科学基金，国家自然科学基金，陕西省重点研发计划资助项目可重构阵列处理器上HEVC流水线并行化设计与实现[
期刊论文] 传感器与微系统--2023, 42(10)赵静 蒋林 朱筠 谢晓燕 杨坤 崔馨月为了解决新一代高效视频编码(HEVC)标准中计算复杂度大幅增加导致的编码速度降低问题和专用硬件实现编码器灵活性差的问题,提出了一种基于可重构阵列处理器的HEVC流水线并行化实现方法.该方法将编码块的处理过程划分为不...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
可重构阵列处理器上HEVC流水线并行化设计与实现 Design and implementation of pipelined parallelization HEVC based on reconfigurable array processor
可重构阵列处理器上HEVC流水线并行化设计与实现.pdf
- 文件大小:
- 812 KB
- 下载次数:
- 60
-
高速下载
|
