文档名：一种基于资源优化的DDC设计及实现
摘要：数字接收系统中,对输入的射频信号直接中频采样后进行数字下变频(DigitalDownConverter,DDC),有效减少了硬件模拟设备的数量,提高了系统的可靠性和稳定性.针对高速数字下变频存在的采样率高、资源消耗高等难点,利用滤波器系数的对称性特点设计了一种在不降低处理速度的前提下,减少现场可编程门阵列(FieldProgrammableGateArray,FPGA)内部处理单元个数,实现功耗降低的有限冲击响应(FiniteImpulseResponse,FIR)滤波器,并在FPGA中得到了实现.实验结果表明,该方法性能优异,可大幅节省资源,具有较高的工程实用价值.
作者：魏静Author：WEIJing
作者单位：中国电子科技集团公司第三十八所,安徽合肥230088
刊名：电声技术
Journal：AudioEngineering
年，卷(期)：2023, 47(3)
分类号：TN773
关键词：数字下变频(DDC) 有限冲击响应(FIR)滤波器 现场可编程门阵列(FPGA)
Keywords：DigitalDownConverter(DDC) FiniteImpulseResponse(FIR)filter FieldProgrammableGateArray(FPGA)
机标分类号：TP393TN929.5TP273
在线出版日期：2023年7月27日
基金项目：一种基于资源优化的DDC设计及实现[
期刊论文] 电声技术--2023, 47(3)魏静数字接收系统中,对输入的射频信号直接中频采样后进行数字下变频(DigitalDownConverter,DDC),有效减少了硬件模拟设备的数量,提高了系统的可靠性和稳定性.针对高速数字下变频存在的采样率高、资源消耗高等难点,利用滤波...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
一种基于资源优化的DDC设计及实现 Design and Implementation of a DDC Based on Resource Optimization
一种基于资源优化的DDC设计及实现.pdf
- 文件大小:
- 2.82 MB
- 下载次数:
- 60
-
高速下载
|
