文档名：基于深亚微米工艺X芯片的静电防护设计
随着集成电路工艺的不断发展,MOS晶体管的栅氧化层越来越薄,同时为了提高芯片的性能而采取了salicide制程,使得随着工艺尺寸的缩小,半导体器件本身的静电防护能力越来越弱,这对片上ESD(静电放电)设计带来巨大的挑战.在深亚微米芯片中出现了I/O端口旁的静电防护电路完好,芯片内部电路被烧毁的情况.因此,面向芯片的静电防护设计,不仅要研究I/O端口旁的静电防护器件的选取和设计,而且必须研究整颗芯片的静电防护网络的设计.本文针对深亚微米工艺进行X(芯片代号)芯片静电防护的设计研究,主要从静电防护器件的选取与设计、静电防护网络的构建、静电防护器件及静电防护网路的物理设计进行研究,设计一款能够通过HBM(人体放电模式)2000V,MM(机器放电模式)200V静电防护能力的芯片.
作者：艾丽云李建成李聪李文晓
作者单位：国防科学技术大学电子科学与工程学院410073
母体文献：第十九届计算机工程与工艺年会暨第五届微处理器技术论坛论文集
会议名称：第十九届计算机工程与工艺年会暨第五届微处理器技术论坛
会议时间：2015年8月6日
会议地点：哈尔滨
主办单位：中国计算机学会
语种：chi
分类号：TN4TP3
关键词：集成电路 静电防护 物理设计 深亚微米工艺
在线出版日期：2018年7月24日
基金项目：
相似文献
相关博文
- 文件大小:
- 2.69 MB
- 下载次数:
- 60
-
高速下载
|
|
