40纳米工艺可复位高性能SRAM的设计.pdf
本文介绍了一款40纳米工艺下512×11b两端口存储器的设计、可异步和同步复位,支持按位写入操作.提出了一种带复位端口的读写端口分离的12管存储单元,支持复位操作、写入操作和读出操作,读操作与写操作分离.写操作需经行写再列写才能写入存储单元,适当加大写入晶体管尺寸以提高写入速度.列选读出和动态读出电路提高了读出速度,层次式位线读出降低了局部位线读出的动态功耗.对40纳米下的一些版图小尺寸效应,本文结合版图设计给出了如何减小这些效应的版图设计策略.版图后的模拟结果表明,在40纳米WCCorner条件下,全定制与半定制的存储器相比,面积减小了88.1％,读出时间减少了20％,平均功耗降低了94.6％.
作者：张秋萍李振涛
作者单位：湖南长沙国防科技大学计算机学院410073
母体文献：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集
会议名称：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
会议时间：2016年8月10日
会议地点：西安
主办单位：中国计算机学会
语种：chi
分类号：TP3TN4
关键词：存储器 同步复位 异步复位 设计理念
在线出版日期：2017年10月24日
基金项目：
相似文献
相关博文
- 文件大小:
- 1.26 MB
- 下载次数:
- 60
-
高速下载
|
|
