一种booth乘法器的VLSI设计方法

一种booth乘法器的VLSI设计方法.pdf
为了解决32位乘法器能够以资源复用的形式快速进行多种数据位长的乘法运算的问题，对基4的booth改进型算法进行分析研究，设计了位长控制器，使其控制个别位的运算，改进了部分积产生器及快速加法器的结构，从而达到在进行8位、16位乘法运算时复用大部分硬件资源的目的。采用这种方法，能够在一个时钟周期内实现32位或双16位或4个8位数据的乘法运算，在保证乘法器速度的同时，增强了数据并行处理能力，节约了芯片面积。
作者：QIANY 钱艺
作者单位：DepartmentofIinformationScienceandTechnology,TaishanUniversity,Taian271021泰山学院信息科学技术学院,泰安,271021
母体文献：第20届全国计算机新科技与计算机教育学术大会论文集
会议名称：第20届全国计算机新科技与计算机教育学术大会  
会议时间：2009年8月2日
会议地点：昆明
主办单位：全国高等学校计算机教育研究会
语种：chi
分类号：
关键词：乘法器  资源复用  计算方法  位长控制器
在线出版日期：2013年5月28日
基金项目：
相似文献
相关博文

2024-12-1 13:32 上传 一种booth乘法器的VLSI设计方法.pdf

文件大小:

247.65 KB

下载次数:

60

高速下载