CMOS数字IC三态输出管脚漏电路径分析

CMOS数字IC三态输出管脚漏电路径分析.pdf
本文从双电源电压三态输出电路原理结构图出发,列出了引起VOL、VOH、IOZH、IOZL失效的可能原因,通过估算指出引起高阻高电平漏电失效而其它功能参数都正常的失效模式的失效位置为输出NMOS管的驱动级的PMOS管漏电所致.
作者：李兴鸿赵俊萍王勇方测宝黄鑫
作者单位：北京微电子技术研究所,北京100076
母体文献：2017年环境技术研讨会论文集
会议名称：2017年环境技术研讨会  
会议时间：2017年9月26日
会议地点：乌鲁木齐
主办单位：环境技术杂志社
语种：chi
分类号：
关键词：集成电路  互补金属氧化物半导体  三态输出  漏电失效  故障定位
在线出版日期：2021年3月22日
基金项目：
相似文献
相关博文

2024-12-1 06:23 上传 CMOS数字IC三态输出管脚漏电路径分析.pdf

文件大小:

167.29 KB

下载次数:

60

高速下载