硬件加速中的MapReduce编程模型 - 2010年全国高性能计算学术年会(HPC china2010).pdf

3 0
2026-1-10 23:28 | 查看全部 阅读模式

会议论文《硬件加速中的MapReduce编程模型》发表于2010年全国高性能计算学术年会(HPC China 2010)。该文探讨了如何将MapReduce编程模型应用于硬件加速平台,以提升大数据处理效率。作者分析了MapReduce在分布式计算中的优势,并提出针对硬件加速器的优化策略,旨在提高计算性能与资源利用率。论文对推动高性能计算与并行处理技术的发展具有重要意义。

文档为pdf格式,0.04MB,总共8页。

硬件加速中的MapReduce编程模型 - 2010年全国高性能计算学术年会(HPC china2010)
文件大小:
40.96 KB
高速下载
2026 资料下载 联系邮件:1991591830#qq.com 浙ICP备2024084428号-1