基于GG-NMOS和二极管的片上ESD防护电路 - 第七届仪表、自动化与先进集成技术大会暨第六届测控技术与仪器仪表学术大会.pdf
<p>论文《基于GG-NMOS和二极管的片上ESD防护电路》介绍了用于集成电路的静电放电（ESD）防护技术。该研究结合了GG-NMOS结构与二极管特性，提出了一种高效的片上ESD保护方案。通过优化器件结构和布局，提高了电路的抗静电能力，同时降低了功耗和面积。该方法在第七届仪表、自动化与先进集成技术大会暨第六届测控技术与仪器仪表学术大会上被展示，为电子设备的可靠性提供了重要参考。</p>文档为pdf格式，1.06MB，总共4页。</br>
<img src="https://d.z3060.com/docthumbnail/202512/14/flmodnrw305.webp" title="基于GG-NMOS和二极管的片上ESD防护电路 - 第七届仪表、自动化与先进集成技术大会暨第六届测控技术与仪器仪表学术大会" alt="基于GG-NMOS和二极管的片上ESD防护电路 - 第七届仪表、自动化与先进集成技术大会暨第六届测控技术与仪器仪表学术大会">
页:
[1]