基于65 nm CMOS工艺的小型化高增益低噪声放大器设计
文档名：基于65 nm CMOS工艺的小型化高增益低噪声放大器设计
摘要：基于65nm互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)工艺研制了一款用于X波段的小型化高增益低噪声放大器(LowNoiseAmplifier,LNA).通过研究晶体管尺寸和偏置电压对噪声系数和增益性能的影响,确定了低噪声高增益情况下晶体管尺寸和偏置电压的取值.针对LNA的输入、输出和级间匹配,采用变压器匹配网络,使得LNA尺寸缩小至0.33mm×0.73mm,同时提高了电路的隔离度.在变压器中嵌入并联电容,降低了变压器的耦合系数.基于差分共源拓扑结构,引入中和电容技术,有效地抑制了晶体管栅-漏间寄生电容引起的米勒效应,提高了LNA的增益和稳定性.测试结果表明,在1V电源电压下,该LNA的带内最大增益为22.9dB,最小噪声系数为2.8dB,功耗为49mW.在射频收发系统中,本款LNA具有良好的应用前景.
作者：郭庆 陈雨庭 段宗明 吴先良 Author：GUOQing CHENYu-ting DUANZong-ming WUXian-liang
作者单位：安徽大学电子信息工程学院,安徽合肥230000中国电子科技集团第三十八研究所,安徽合肥230000
刊名：电子学报 ISTICEIPKU
Journal：ActaElectronicaSinica
年，卷(期)：2023, 51(3)
分类号：TN402TN722.3
关键词：CMOS低噪声放大器共源变压器中和电容
机标分类号：TN702TN402TN929.53
在线出版日期：2023年5月6日
基金项目：国家自然科学基金，国家自然科学基金基于65nmCMOS工艺的小型化高增益低噪声放大器设计[
期刊论文]电子学报--2023, 51(3)郭庆陈雨庭段宗明吴先良基于65nm互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)工艺研制了一款用于X波段的小型化高增益低噪声放大器(LowNoiseAmplifier,LNA).通过研究晶体管尺寸和偏置电压对噪声系数和增益性能的影...参考文献和引证文献
参考文献
引证文献
本文读者也读过
相似文献
相关博文
基于65 nm CMOS工艺的小型化高增益低噪声放大器设计Design of Miniaturized High-Gain Low Noise Amplifier Based on 65 nm CMOS Process
基于65 nm CMOS工艺的小型化高增益低噪声放大器设计.pdf
页:
[1]