CMOS集成电路中阻抗校准电路的设计
CMOS集成电路中阻抗校准电路的设计.pdf
电阻、电容等无源元件在模拟电路设计中有着广泛的应用,然而在许多CMOS工艺条件下,制作精确控制的电阻或者具有合理物理尺寸的电阻是很困难的,大多数CMOS工艺制作无源电阻,尤其是60Ω左右的小电阻,偏差大于20％,电阻失配带来的偏差严重影响了高精度模拟电路的性能;本文提出了一种基于65nmCMOS工艺、48～75Ω调整范围、可编程的、误差小于5.8％的高精度阻抗校准电路,该电路主要包括阻抗匹配模块,比较器模块、采样器模块、校准状态机模块.电路后仿模拟结果表明该电路可以满足设计要求。
作者：韩中良 郭阳 梁斌 吴传禄 罗园 陈建军
作者单位：湖南长沙国防科技大学计算机学院,410073湖南长沙国防科技大学计算计学院,410073
母体文献：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集
会议名称：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛
会议时间：2016年8月10日
会议地点：西安
主办单位：中国计算机学会
语种：chi
分类号：TP3TN4
关键词：互补金属氧化物半导体集成电路设计理念电阻失配
在线出版日期：2017年10月24日
基金项目：
相似文献
相关博文
页:
[1]